Timer-ICs: ICM7555/7556 und LTC6992

Zusammenfassung

Zwei Timer-Bausteine für Takt- und PWM-Aufgaben: der CMOS-555 (ICM7555/7556, Maxim) als klassischer Astabiler/Monostabiler mit pA-Eingangsströmen und minimalem Versorgungsstrom, und der LTC6992 (TimerBlox) als reiner spannungsgesteuerter PWM-Modulator mit getrennt programmierbarer Frequenz und Tastgrad.

Inhalt

ICM7555 / ICM7556 (CMOS-555, Maxim)

CMOS-Ableger der NE555/NE556-Familie – funktionskompatibel, aber ohne die Stromspitzen des bipolaren Originals beim Ausgangsschalten („no crowbarring”), dadurch ideal für Batteriebetrieb.

Kennwerte (typisch bei 25 °C, aus dem Datenblatt):

ParameterWert
Versorgung2–18 V (−20…+85 °C); 3–16 V (−55…+125 °C)
Versorgungsstrom 755560 µA @ 2 V; 120 µA @ 18 V
Versorgungsstrom 7556120 µA @ 2 V; 240 µA @ 18 V
Zeitgenauigkeit±2 % typ / ±5 % max; Drift 50–100 ppm/°C; 1 %/V typ
SchwellenTHRESHOLD = ⅔·V⁺ (±1 %), TRIGGER = ⅓·V⁺
Eingangsströme TRIG/THRES10–50 pA (vs. µA beim bipolaren 555!)
ResetAnsprechspannung 0,6–0,7 V, Eingangsstrom ≤ 100 pA
max. Oszillatorfrequenz500 kHz garantiert (astabil)

Formeln:

  • Astabil, 50 % Duty (nur ein Widerstand R, Kondensator C schwingt zwischen ⅓ und ⅔ V⁺): f ≈ 1 / (1,4 · R · C)
  • Astabil variabler Duty (Ra + Rb): f = 1,46 / ((Ra + 2·Rb) · C), Tastgrad D = (Ra + Rb) / (Ra + 2·Rb)
  • Monostabil („One Shot”): t = 1,1 · Ra · C

Besonderheiten: Der RESET-Pin steuert nur das interne Flip-Flop (keine Mehrfach-Schwellenprobleme bei langsam flankenden Signalen wie beim Bipolar-IC). Der CONTROL-Pin moduliert beide Komparatorschwellen → Frequenzmodulation im astabilen bzw. Verzögerungsänderung im monostabilen Betrieb. Da TRIG/THRESHOLD-/Discharge-Leckströme minimal sind, sind hochohmige Timing-Bauteile erlaubt (Strom sparen). CMOS-Ausgang treibt ≥ 2 TTL-Lasten ab 4,5 V und schwingt an V⁺/GND durch. Gehäuse: DIP-8/SO-8 (7555), DIP-14/SO-14/CERDIP (7556).

LTC6992-1/-2/-3/-4 (TimerBlox-PWM)

Silicon-Oszillator mit spannungsgesteuertem PWM; Versorgung 2,25–5,5 V, ~115 µA @ 100 kHz, TSOT-23-6 oder DFN 2×3 mm, Temperaturgrades C/I/H/MP (bis −55…+125 °C).

Frequenz programmieren (SET):

  • fOUT = 1 MHz · 50 kΩ / (NDIV · RSET), mit RSET = 50–800 kΩ (entspricht ISET = 1,25–20 µA); VSET wird intern auf 1 V ±30 mV geregelt. Fällt ISET unter ~500 nA, stoppt der Oszillator.
  • NDIV ∈ {1, 4, 16, …, 16384}, eingestellt über DIV-Pin: interner 4-Bit-ADC liest DIVCODE 0–15 als VDIV/V+ = (DIVCODE + 0,5)/16 (±1,5 %), z. B. Spannungsteiler R1/R2. MSB von DIVCODE = POL-Bit (invertiert Transferfunktion).
  • Auszug Tabelle 1: DIVCODE 0 → R1 offen/R2 kurz, NDIV = 1 (62,5 kHz–1 MHz); DIVCODE 4 → R1 = 1 MΩ, R2 = 392 kΩ, NDIV = 256 (244,1 Hz–3,906 kHz); DIVCODE 7 → R1 = 1 MΩ, R2 = 887 kΩ, NDIV = 16384 (3,815 Hz–61 Hz).
  • Beispiel Datenblatt: fOUT = 20 kHz, POL = 0, Variante −4, minimaler Strom → NDIV = 4 (DIVCODE 1), RSET = 1 MHz·50k/(4·20 kHz) = 625 kΩ.

Tastgrad programmieren (MOD):

  • D = VMOD/(0,8·VSET) − 1/8 ≈ (VMOD − 100 mV)/800 mV; linearer Regelbereich ~0,1–0,9 V. Fehler ±3,7 % max @ 25 °C (±4,9 % über Temperatur), Frequenzfehler < ±1,7 % max.
  • Varianten (Grenzen des Tastgrads, POL = 0):
TypBereichVerhalten an den Enden
LTC6992-10–100 %Oszillation kann stoppen (Ausgang ruht auf GND/V+)
LTC6992-25–95 %schwingt immer weiter (Clamps beidseitig)
LTC6992-30–95 %Clamp nur oben
LTC6992-45–100 %Clamp nur unten

Weitere Kenndaten: Startzeit tSTART ≈ 500·tMASTER (~0,5…8 ms); Jitter 1,2 %p-p @ NDIV = 1, 0,07 %RMS ab NDIV = 16; Langzeitdrift 90 ppm/√kHr; Drift ±0,005 %/°C, ±0,25 %/V. CMOS-Ausgang ±20 mA (~30 Ω), Anstieg ~1 ns @ 5,5 V; Kapazitätsgrenzen SET < 10 pF, DIV < 100 pF; auch als VCO nutzbar.

Abgrenzung

  • 555: frei konfigurierbarer Takt/Duty, aber Duty-Frequenz-Kopplung im astabilen Betrieb.
  • LTC6992: saubere Trennung Frequenz (RSET) ↔ Duty (VMOD) – ideal für Lüfter-/LED-/Motor-PWM.

Quellen

  • raw/ICM7555-ICM7556.pdf – Maxim-Datenblatt (Rev 2, 11/92; OCR-Fassung, Kennwerte aus Electrical Characteristics + Applications Information)
  • raw/69921234fc.pdf – LTC6992-Datenblatt (Features, Electrical Characteristics, Operation S. 13–19, Tables 1–2)

Verwandte Artikel